19日本国特許庁(JP)

⑪特許出願公告

⑫ 特 許 報(B2) 公

昭63-20041

⑤Int Cl.⁴

證別記号

厅内整理番号

❷④公告 昭和63年(1988) 4月26日

H 01 P 1/15 H 04 B 1/44 7741-5 J 7251-5K

発明の数 1 (全5.頁)

図発明の名称

送受切換スイツチ

37特 願 昭57-211985 ⑥公 開 昭59-101901

23出 願 昭57(1982)12月2日 @昭59(1984)6月12日

⑫発 明 者 輝 雄 神奈川県鎌倉市上町屋325番地 三菱電機株式会社鎌倉製

作所内

明 73発 者 折 晋 啓 神奈川県鎌倉市上町屋325番地 三菱電機株式会社鎌倉製

创出 顖 三菱電機株式会社

古

屖

目

東京都千代田区丸の内2丁目2番3号

弁理士 大岩 砂代 増雄 理 人 審査 清 水 康 志 官

96参考文献

IEEE, Electron Devices Letters, vol. EDL-1, No. 8, August-1980, P. 156-157

1

切特許請求の範囲

1 半導体基板に構成したマイクロストリップ線 路から成る主線路の先端部両側に、同じくマイク ロストリップ線路から成る第1及び第2の副線路 の先端を対向させ配置し、かつ対向する主線路と 5 第1の副線路との間及び主線路と第2の副線路と の間に上記半導体基板に構成したFETを接続し、 併せて主線路はアンテナ系の一部、第1の副線路 は送信系の一部、第2の副線路は受信系の一部を て、主線路と第1の副線路との間に接続される FETはドレイン電極とソース電極を接続端子と するFET1個で構成し、主線路と第2の副線路と の間に接続されるFETはドレイン電極とソース 構成し、各FETのゲート電極にはそれぞれバイ アス電圧を印加する手段を具備した事を特徴とす る送受切換スイッチ。

2 上記FETのドレイン電極とソース電極との 間をインターデイジタル構成とし、上記インター 20 デイジタル構成内に上記FETのゲート電極を折 り曲げ構成で形成した事を特徴とする特許請求の 範囲第1項記載の送受切換スイツチ。

発明の詳細な説明

2

て送、受信系のマイクロ波を制御する送受切換ス イッチの高性能化に関するものである。まず、従 来の送受切換スイツチについて図により説明す る。

第1図は従来の送受切換スイツチの構成の一例 を示す。

図中、1は半導体基板、2は地導体、3は地導 体2と共に構成されるマイクロストリップ線路の 主線路、4 a は同じく第1の副線路、4 b は同じ それぞれ構成して成る送受切換スイツチにおい 10 く第2の副線路、5aは第1のFET、5bは第 2のFET、6 a は第1のFET 5 a 構成する第1 のドレイン電極、7aは同じく第1のソース電 極、8 aは同じく第1のゲート電極、6 bは第2 のFET5bを構成する第2のドレイン電極、7 電極を接続端子とするFETを<u>2個</u>直列接<u>続して 15</u> bは同じく第2のソース電極、**8**bは同じく第2 のゲート電極、9a, 9bはそれぞれ第1のゲー ト電極8a及び第2のゲート電極8bにバイアス 電圧を印加するためのマイクロストリップ線路か ら成るパイアス回路である。

従来の送受切換スイッチは、主線路3の先端部 両側に第1の副線路4 a及び第2の副線路4 bの 先端を対向させ配置し、かつ対向する主線路3と 第1の副線路 4 a との間に第1のFET 5 a を ま た同じく主線路3と第2の訓線路4 bとの間に第 この発明は半導体基板に構成したFETを用い 25 2のFET5bをそれぞれ配置し、第1のFET5

aを構成する第1のドレイン電極6aは主線路3 との接続端子の役目を成し、同じく第1のソース 電極7aは第1の副線路4aとの接続端子の役目 を成し、併せて第1のドレイン電極 6 a と第1の ソース電極 7 a との間に第 1 の FET 5 a を 構成 する第1のゲート電極8aを形成し、第2の FET 5 b を構成する第 2 のドレイン電極 6 b は 主線路3との接続端子の役目を成し、同じく第2 のソース電極7bは第2の副線路4bとの接続端 と第2のソース電極**7**bとの間に第2のFET5 bを構成する第2のゲート電極8bを形成してい

ここで、主線路3はアンテナ系の一部、第1の 受信系の一部をそれぞれ構成しているものとす る。

第2図は一般的なFETの特性説明に用いる図 で、ゲート電極のバイアスを変えた時のドレイン 中、10,11はそれぞれゲート電極のバイアス を零、ピンチオフ状態とした時の特性曲線A,B である。説明の都合上、ここではドレイン電極と ソース電極との間の電圧をVps、電流をIpsとす の抵抗Rosは、Ros=Vos/Iosで示される。

第3図は従来の送受切換スイツチも含めた一般 的なFETを用いたスイツチ部の構成例を示す。 図中、1は半導体基板、2は地導体、3 a, 3 b 線路の伝送線路、5はFET、6はFET5のドレ イン電極、7はFETのソース電極、8はFET 5 のゲート電極、9はゲート8にバイアス電圧を印 加するためのマイクロストリップ線路から成るバ イアス回路である。

従来の一般的なFETを用いたスイツチ部は、 ドレイン電極 6 とソース電極 7 との間をインター デイジタル構成とし、このインターデイジタル構 成内にゲート電極8を折り曲げ構成で形成してい

以下、これらの図を用いて従来の送受切換スイ ツチの動作について説明する。

今、第1図において主線路3にマイクロ波を印 加した場合を考える。第1のゲート電極8aにバ

イアス回路 9 a を介して零電圧を印加し、第2の ゲート電極8bにバイアス回路9bを介してピン チオフ電圧を印加すると、第2図の特性曲線 A1 0及び特性曲線11から判るように、第1のドレ イン電極 6 a と第1のソース電極 7 a との間の抵 抗は小さな値を示し、第2のドレイン電極6bと 第2のソース電極7bとの間の抵抗は大きな値を 示す。

このため、主線路3と第1の副線路4aとの間 子の役目を成し、併せて第2のドレイン電極 6 b 10 のマイクロ波は導通状態と成り、主線路3と第2 の副線路4 b との間のマイクロ波はしや断状態と

一方、第1のゲート電極 8 a と第2のゲート電 極 8 bの印加電圧条件を逆にすると、同様に主線 副線路4aは送信系の一部、第2の副線路4bは 15 路3と第1の副線路4aとの間はしや断状態に成 り、主線路3と第2の副線路4bとの間は導通状 態と成る。

このように、第1のゲート電極8a及び第2の ゲート電極 8 bへのバイアス条件を変えることに 電極とソース電極間の電圧、電流特性である。図 20 より、主線路3と第1の副線路4a間及び主線路 3と第2の副線路4b間すなわちアンテナ系と送 信系間及びアンテナ系と受信系間をON/OFFす る送受切換スイツチが実現出来ている。

しかし、従来の送受切換スイツチには次に示す る。この場合、ドレイン電極とソース電極との間 25 欠点が観られる。それは、しや断状態側の耐電力 特性を向上させようとすると導通状態側の損失特 性が劣化することである。従来の送受切換スイツ チではしや断状態での耐電力特性を向上させるた め、すなわち第2図の特性曲線B11に示す は地導体2と共に構成されるマイクロストリツブ 30 FETの破壊電圧V®を大きくするために第1の FET 5 a、第2のFET 5 b を構成している半導 体基板1の材質を変えていた。この場合第2図の 特性曲線A 10に示すFETの未飽和電流Ifが低下 し、導通状態での損失特性の劣化をまねいてい 35 た。

> 一方、従来の送受切換スイッチでは、第1の FET 5 a 及び第 2 の FET 5 b の 構成を第 3 図に 示す構成すなわちゲート電極 8 の幅(折り曲げ部 の全長を指す。)を折り曲げ構成で広くして形成 40 し、I_Fを増加させ導通状態における損失特性を改 善していた。しかし、この構成では、半導体基板 1の材質でV₂を大きくし、I₂の低下をまねいてい るため、必要なルを実現するためには折り曲げ構 成のゲート電極8の幅が広く成り過ぎる。

この場合、FET5はパイアス回路9の影響を 受け、損失特性の改善に限界があつた。

このように、従来の送受切換スイッチでは、導 通状態での損失特性としや断状態での耐電力特性 の両方を十分に良くすることは困難であり、通常 5 損失特性の悪い状態で構成されており、アンテナー 系と送信系間のマイクロ波送信系電力による発熱 も増大しているという問題があつた。

この発明は上記問題を解決するため、受信系を 制御するFETはFETの2個直列とし、送信系が 10 介してピンチオフ電圧を印加すると、第2図から 機能している時の損失特性と耐電力特性を改善す ることを目的としたものである。

以下、この発明の一実施例を図により詳述す

スイツチの構成を示す。

図中、1は半導体基板、2は地導体、3は地導 体 2 と共に構成されるマイクロストリップ線路の 主線路、4 a は同じく第1の副線路、4 b は同じ 2のFET、5cは第3のFET、6aは第1の FET5aを構成する第1のドレイン電極、7a は同じく第1のソース電極、8aは同じく第1の ゲート電極、6bは第2のFET5bを構成する 第2のドレイン電極、7bは同じく第2のソース 25 電極、8 bは同じく第2のゲート電極、6 c は第 3のFET5cを構成する第3のドレイン電極、 7 cは同じく第3のソース電極、8 cは同じく第 2のゲート電極、9a,9bはそれぞれ第1のゲ ート電極 8 a 及び第 2 のゲート電極 8 b と第 3 の 30 ゲート電極 8 c にパイアス電圧を印加するための マイクロストリップ線路から成るバイアス回路で ある。

ここで、主線路3はアンテナ系の一部、第1の 副線路4aは送信系の一部、第2の副線路4bは 35 電力が印加され、第2図に示した特性曲線B11 受信系の一部をそれぞれ構成しているものとす

この発明による送受切換スイッチでは受信系の 一部を構成している第2の副線路4bと第2の のFET5bを構成する第2のソース電極1bと 第3のFET5cを構成する第3のドレイン電極 6 cを共通接続端子として形成し、第3のFET 5cを構成する第3のソース電極7cは第2の副 線路4bとの接続端子の役目を成し、併せて第3 のドレイン電極6cと第3のソース電極7cとの 間に第3のFET5cを構成する第3のゲート電 極8cを形成している。

以下、これらの図を用いて、この発明の送受切 換スイツチの動作について説明する。

まず、第1のゲート電極8aにバイアス回路9 aを介して零電圧を印加し、第2のゲート電極8 bと第3のゲート電極8cにパイアス回路9bを 判るように第1のドレイン電極 6 aと第1のソー ス電極7aとの間すなわち主線路3と第1の副線 路4aとの間は導通状態と成り、第2のドレイン 電極6bと第3のソース電極8cとの間すなわち 第4図は、この発明の実施例における送受切換 15 主線路3と第2の副線路4bとの間はしや断状態 となる。いいかえると、アンテナ系と送信系がマ イクロ波的に接続され、アンテナ系と受信系がマ イクロ波的に切り離される。

一方、第1のゲート電極8a、第2のゲート電 く第2の副線路、5aは第1のFET、5bは第 20 極8b及び第3のゲート電極8cの印加条件を逆 にすると、同様に主線路3と第1の副線路4aと の間すなわちアンテナ系と送信系がしや断状態と 成り、主線路3と第2の副線路4 b との間すなわ ちアンテナ系と受信系が導通状態と成る。

> このため、第1のゲート電極8a、第2のゲー ト電極8 b 及び第3のゲート電極8 cへのバイア ス条件を変えることにより、アンテナ系と送信系 間及びアンテナ系と受信系間をON/OFFする従 来の送受切換スイツチと同等の機能を有する。

次にこの発明による送受切換スイッチの損失特 性/耐電力特性を向上する理由について説明す

まず耐電力特性について述べる。一般に送受切 換スイツチでは送信系のみから大きなマイクロ宏 の破壊電圧が問題と成るのは主線路3と第2の副 線路4bとの間である。

この場合すなわち主線路3と第2の副線路4b との間をしや断状態とした場合、第2図の特性曲 FET 5 bの間に第 3 のFET 5 c を形成し、第 2 40 線 B 1 1 のFET を 2 個直列としているため、主 線路3と第2の副線路4bとの間すなわち第2の ドレイン電極6bと第3のソース電極7cとの間 には、マイクロ波で生じる電圧が 2×V_Bまで許 容されている。

したがつて、この発明による送受切換スイッチ は従来の送受切換スイツチに比較し、FETを構 成している半導体基板 1の材質が同一でも 4倍の マイクロ波送信系電力が印加出来る。

次に損失特性について述べる。この発明による 5 良い。 送受切換スイッチでは上記のように大幅に耐電力 特性を向上しているため、半導体基板1の材質も 第2図に示した特性曲線A10の未飽和電流Isを 増加させる方向に変えられる。この場合、第1の FET 5 a、第2のFET 5 b及び第3のFET 5 c 10 図面の簡単な説明 を第3図の構成とすることの効果も増大する。そ れは、FETのIrがある程度大きな値であり、折り 曲げ構成によるゲート電極8の幅もバイアス回路 9の影響を受けない程度の増加で必要なI_Fが実現 出来るからである。

これにより、この発明による送受切換スイッチ は従来の送受切換スイッチに比較して、耐電力特 性を同一と想定した場合、主線路3と第1の副線 路4aとの間の損失が1/3倍に、主線路3と第2 の副線路 4 b との間の損失が2/3倍に成つている。 20 6 b, 6 c は第 1、第 2 及び第 3 のドレイン電 このため、アンテナ系と送信系との間のマイク 口波送信系電力による発熱も減少している。

このように、この発明による送受切換スイッチ では、耐圧の問題と成る受信系に接続される FET部を2個直列のFETで構成しているため、25 号を付して示してある。 耐電力特性/損失特性を改善している。

なお、以上はFETの各電極が平行関係を保ち 構成されている送受切換スイツチについて説明し たが、この発明はこれに限らずFETの各電極が 不平行で構成された送受切換スイッチに用いても

以上のように、この発明による送受切換スイツ チでは受信系に接続されるFET部を2個直列の FETで構成しているため、耐電力特性/損失特 性の改善に効果がある。

第1図は従来の送受切換スイツチの構成を示す 斜視図、第2図は一般的なFETの説明に用いる FETの静特性を示す図、第3図は従来の送受切 換スイツチのスイツチ部の構成を示す斜視図、第 15 4図はこの発明の一実施例による送受切換スイツ チの構成を示す斜視図である。

図中、1は半導体基板、2は地導体、3は主線 路、4 a, 4 b は第1、第2の副線路、5 a, 5 b, 5 c は 第 1 、 第 2 及 び 第 3 の FET 、 6 a. 極、7a, 7b, 7cは第1、第2及び第3のソ ース電極、8a,8b,8cは第1、第2及び築 3のゲート電極、9a,9bはバイアス回路であ る。なお、図中同一あるいは相当部分には同一符





